陷阱增强型陡坡负电容场效应晶体管：采用非晶氧化物半导体

Yungyeong Park[1], *Hakseon Lee*[1], 和 *Yeonghun Lee*[1,2,3*]

[1]电子工程系，仁川国立大学，大韩民国仁川 22012

[2]智能半导体工程系，仁川国立大学，大韩民国仁川 22012

[3]工程与技术研究院，仁川国立大学，仁川22012，大韩民国

*通讯作者。电子邮箱：y.lee@inu.ac.kr

关键词：负电容场效应晶体管、陷阱、亚阈值摆幅、后端工艺晶体管、非晶氧化物半导体

摘要

非晶氧化物半导体近来作为用于单片三维集成的后端制程兼容晶体管的一种颇具前景的沟道材料而受到关注。然而，与传统晶态沟道材料相比，非晶氧化物半导体中较高陷阱密度所导致的器件性能退化一直是一个难以解决的问题。我们将负电容工作引入基于非晶氧化物半导体的晶体管。负电容场效应晶体管已被提出用于低功耗器件，能够实现由铁电层引起的低于60 mV/decade的亚阈值摆幅*SS* 。在本工作中，我们建立了非晶氧化物半导体负电容场效应晶体管模型，以研究沟道内陷阱对陡坡工作的影响。结果表明，随着沟道陷阱密度的增加，金属氧化物半导体场效应晶体管的*SS* 增大，而负电容场效应晶体管的*SS* 减小。对陡峭*SS* 的物理解释归因于俘获电荷增强了负电容层的负电势降，从而实现器件的突变开关。这一发现将加速后端制程晶体管以及结合负电容效应的其他基于非晶氧化物半导体材料的应用的发展。

1. 引言

自2004,[1]首次展示非晶铟镓锌氧化物（a-IGZO）以来，针对平板显示应用中的非晶氧化物半导体（AOS）已开展了大量研究。[2,3] 这是因为与氢化非晶硅（a-Si:H）相比，非晶氧化物半导体具有诸多优异特性，例如稳定性更高、均匀性良好、迁移率高、关态电流低且光学透明性高。[4–6] 凭借这些优势，非晶氧化物半导体已用作有源矩阵显示中的薄膜晶体管（TFT）沟道，包括有机发光

二极管（OLED）显示器和液晶显示器（LCD）。[7–9] 目前，非晶氧化物半导体的应用范围已扩展至兼容后端制程（BEOL）的电子器件。为满足摩尔定律的需求，互补金属氧化物半导体（CMOS）技术不断按比例缩小，但在漏电流和功耗方面已达到基本极限。[10] 在此背景下，通过单片三维集成（M3D）实现存内计算（CIM）架构备受期待；该架构采用兼容BEOL的晶体管，将逻辑电路与存储器件集成在一起。[11,12] 然而，CMOS制造工艺完成后形成的器件层容易发生热退化，因此，后续集成BEOL晶体管的工艺必须满足严格的热预算（< 400 °C），这对符合要求的沟道材料造成了显著限制。[13] 尽管如此，IGZO沟道具备优异特性，包括低温可加工性、[14] 高迁移率[15] 以及低漏电流（得益于宽禁带），[16] 使IGZO能够与CMOS技术垂直集成，应用于处理器、[17] 图像传感器[18] 以及铁电随机存储器（FeRAM）、[19] 阻变随机存储器（ReRAM）[20] 和3D NAND等非易失性存储器（NVM）器件，[21] 并实现高性能。此外，近期研究表明，即使沟道长度和厚度极小，IGZO仍能保持优异的材料特性，例如高开关比和高迁移率，这使得面向先进半导体应用制造高度微缩的IGZO晶体管成为可能。[22,23]

尽管 IGZO 材料具有诸多优异特性，但由于沟道中存在大量陷阱，器件性能会下降。[24] 为克服这一挑战，我们在栅叠层中加入铁电层，从而在 IGZO晶体管中引入负电容。负电容场效应晶体管（NCFET）能够在较低电源电压（VDD）下快速切换，因此是低功耗应用的理想候选器件。[25–27] 铁电材料对外部电场的极化响应会产生负电容

效应，从而放大栅极电压，并实现低于 60 mV/dec 的摆幅。[28] 要有效利用 NCFET，必须满足亚60 *SS* 条件，更重要的是，还应通过精确的电容匹配实现无滞回工作。[29] 进行电容匹配时，必须确保有足够的半导体电容，以将*SS* 降至玻尔兹曼极限以下。然而，采用超薄体（UTB）的先进场效应晶体管结构，例如双栅金属氧化物半导体场效应晶体管、鳍式场效应晶体管和二维材料场效应晶体管，由于沟道掺杂浓度低且静电特性优异，其寄生电容相较于栅极电容极小，因此限制了 NCFET 的*SS* ，使其无法低于 60 mV/dec。与此同时，有研究提出，NCFET 沟道表面与氧化层之间的界面陷阱可提供足够的电容，从而实现陡峭斜率工作。[30,31] 这表明有必要研究非晶氧化物半导体负电容场效应晶体管，因为据预测，沟道中的陷阱将与负电容效应共同显著改善*SS* 。

在本研究中，我们提出了具备快速开关和低电压工作特性的非晶氧化物半导体负电容场效应晶体管，其受益于陷阱和负电容效应，从而解决了现有晶体管的*SS* 局限性。首先，我们开发了考虑陷阱效应的负电容场效应晶体管紧凑模型。随后，我们比较了具有不同陷阱密度的非晶氧化物半导体负电容场效应晶体管和金属氧化物半导体场效应晶体管的*SS*特性。通过提高陷阱密度，*SS* 在非晶氧化物半导体负电容场效应晶体管中降低至 60 mV/dec以下。此外，通过研究栅叠层中有无铁电体时陷阱电荷行为的差异，我们阐明了陡峭亚阈值摆幅的机理。最后，我们得出结论：非晶氧化物半导体负电容场效应晶体管的优异性能为后端制程兼容器件的应用提供了潜在途径。

2. 建模部分



图1. 用于获得包含陷阱的负电容场效应晶体管的I_{ds}-V_{gs} 特性的建模流程图。

我们基于朗道-金兹堡方程，[32]依据[33]中提出的建模方法，开发了具有金属-铁电体-绝缘体-半导体（MFIS）器件结构的二维非晶氧化物半导体负电容场效应晶体管模型。图1展示了该模型的总体仿真流程。朗道-金兹堡方程决定了铁电材料中电场E 与极化P 之间的关系，其表达式为

$$E = 2\alpha P + 4\beta P^3 + 4\beta P^3 + 6\gamma P^5, \tag{1}$$

其中，α、 β 和γ 为铁电材料参数。本文中，HZO 的系数设为$\alpha = -1.28 \times 10^{10}\ \mathrm{mF^{-1}}$、$\beta = -2.53 \times 10^{12}\ \mathrm{m^5F^{-1}C^{-2}}$ 和$\gamma = 0\ \mathrm{m^9F^{-1}C^{-4}}$.[34]

式1推导出铁电体中的电压降如下:

$$V_{\mathrm{FE}} = T_{\mathrm{FE}}E_{\mathrm{FE}} = 2\alpha T_{\mathrm{FE}}P + 4\beta T_{\mathrm{FE}}P^3, \tag{2}$$

极化可近似表示为电荷（$Q_{\mathrm{int}}\varepsilon_0 E_{\mathrm{FE}} + P_{\mathrm{FE}} \approx P_{\mathrm{FE}}$），因为与$P_{\mathrm{FE}}$相比， $\varepsilon_0 E_{\mathrm{FE}}$ 通常可以忽略。将表示为内部电荷函数的V_{FE} 纳入其中

在栅叠层Q_{int}中，图2a所示等效电路中的电压平衡导致栅极电压V_{gs}的分配，如下所述

$$V_{\mathrm{gs}} = V_{\mathrm{fb}} + V_{\mathrm{FE}}(y) + V_{\mathrm{OX}}(y) + \psi_{\mathrm{s}}(y), \tag{3}$$

其中，V_{fb}为平带电压，$V_{\mathrm{OX}}(y) = Q_{\mathrm{int}}(y)/C_{\mathrm{OX}}$为氧化层上的电压降，$\psi_{\mathrm{s}}(y)$为表面势。受分布电荷效应影响，$Q_{\mathrm{int}}$表示为沟道纵向位置$y$的函数，[35]且$Q_{\mathrm{int}}(0)$和$Q_{\mathrm{int}}(L_{\mathrm{g}})$分别为源极端和漏极端的内部电荷。$Q_{\mathrm{int}}$包括反型电荷$Q_{\mathrm{inv}}$、耗尽电荷$Q_{\mathrm{dep}}(= qN_{\mathrm{ch}})$以及沟道中的陷阱电荷$Q_{\mathrm{trap}}$:

$$Q_{\mathrm{int}} = -\big(Q_{\mathrm{inv}}(y) + Q_{\mathrm{dep}} + Q_{\mathrm{trap}}(y)\big), \tag{4}$$

其中，Q_{inv}和Q_{trap}可根据费米-狄拉克分布，对态密度（DOS）随能量积分进行数值计算，如图2b所示。为求得Q_{inv}，采用超薄沟道的有效二维态密度，积分范围从导带边缘E_{C}至$E_{\mathrm{C}} + 6kT$，其中k和T分别为玻尔兹曼常数和室温。对于Q_{trap}，我们考虑了受主型陷阱，其陷阱态密度D_{trap}为常数，能量分布范围从本征费米能级E_{Fi}至E_{C}。这是因为，在n沟道器件中，导带边缘附近能量范围内的电子俘获和去俘获会影响SS；而深能级施主型陷阱在器件工作条件下处于占据状态，因此不会影响SS。[36]

漂移-扩散电流方程在[33]中推导如下:

$$I_{\mathrm{ds}} = \frac{W}{L_{\mathrm{g}}}\left(D\frac{dQ_{\mathrm{inv}}}{dy} - \mu Q_{\mathrm{inv}}\frac{d\psi_{\mathrm{s}}}{dy}\right) = \frac{W}{L_{\mathrm{g}}}\left(D\frac{dQ_{\mathrm{inv}}}{dQ_{\mathrm{int}}}\frac{dQ_{\mathrm{int}}}{dy} - \mu Q_{\mathrm{inv}}\frac{d\psi_{\mathrm{s}}}{dQ_{\mathrm{int}}}\frac{dQ_{\mathrm{int}}}{dy}\right), \tag{5}$$

其中， $D=\mu(kT/q)$ 为扩散系数， μ 为迁移率。将 $Q_{\mathrm{inv}}=-Q_{\mathrm{int}}-Q_{\mathrm{dep}}-Q_{\mathrm{trap}}(Q_{\mathrm{int}})$ 和 $\varphi_{\mathrm{s}}=V_{\mathrm{gs}}-V_{\mathrm{fb}}-V_{\mathrm{FE}}(Q_{\mathrm{int}})-V_{\mathrm{OX}}(Q_{\mathrm{int}})$ 代入方程 5，可将漏极方程重新表示为：

$$I_{\mathrm{ds}}=\frac{W\mu}{L_{\mathrm{g}}}\int_{Q_{\mathrm{int,s}}}^{Q_{\mathrm{int,d}}}\left(1+\frac{dQ_{\mathrm{trap}}}{dQ_{\mathrm{int}}}\right)+\left(Q_{\mathrm{int}}+Q_{\mathrm{dep}}+Q_{\mathrm{trap}}\right)\left(2\alpha T_{\mathrm{FE}}+Q_{\mathrm{int}}^{2}+\frac{1}{C_{\mathrm{OX}}}\right)dQ_{\mathrm{int}}. \tag{6}$$

对dQ_{int}进行积分后，含陷阱的漏极电流I_{ds} 如下：

$$I_{\mathrm{ds}}=\frac{W\mu}{L_{\mathrm{g}}}\left[F\left(Q_{\mathrm{int,d}}\right)-F\left(Q_{\mathrm{int,s}}\right)+f_{\mathrm{trap}}\right], \tag{7}$$

其中

$$F(Q_{\mathrm{int}})=-3\beta T_{\mathrm{FE}}Q_{\mathrm{int}}^{4}+4\beta T_{\mathrm{FE}}qN_{\mathrm{ch}}Q_{\mathrm{int}}^{3}+\frac{1}{2}\left(2\alpha T_{\mathrm{FE}}+\frac{1}{C_{\mathrm{OX}}}\right)Q_{\mathrm{int}}^{2}+\left(2\alpha T_{\mathrm{FE}}+\frac{1}{C_{\mathrm{OX}}}\right)qN_{\mathrm{ch}}-\frac{kT}{q}Q_{\mathrm{int}}, \tag{8}$$

$$f_{\mathrm{trap}}=\int_{Q_{\mathrm{int,s}}}^{Q_{\mathrm{int,d}}}12\beta T_{\mathrm{FE}}Q_{\mathrm{trap}}Q_{\mathrm{int}}^{2}+\left(2\alpha T_{\mathrm{FE}}+\frac{1}{C_{\mathrm{OX}}}\right)Q_{\mathrm{trap}}dQ_{\mathrm{int}}+\frac{kT}{q}\left(Q_{\mathrm{trap,d}}-Q_{\mathrm{trap,s}}\right). \tag{9}$$

其中，L_{g} 为栅长，W 为沟道宽度，q 为电子元电荷。$Q_{\mathrm{int,s}}(Q_{\mathrm{int,d}})$ 和 $Q_{\mathrm{trap,s}}$ $(Q_{\mathrm{trap,d}})$ 分别是源极端和漏端的内部电荷与陷阱电荷。$F(Q_{\mathrm{int,d}})$ 和 $F(Q_{\mathrm{int,s}})$ 则通过对 dQ_{int} 在 $Q_{\mathrm{int,s}}$ 到 $Q_{\mathrm{int,d}}$ 的范围内进行解析积分而得；由于 Q_{trap} 是 L_{g} 的函数，因此 f_{trap} 采用数值积分。

将 Q_{trap} 近似为 $Q_{\mathrm{trap}} = (Q_{\mathrm{trap,s}} + Q_{\mathrm{trap,d}})/(Q_{\mathrm{int}} - Q_{\mathrm{int,d}}) + Q_{\mathrm{trap,d}}$。

为计算负电容场效应晶体管的 I_{ds}-V_{gs} 特性，我们首先根据源极表面势 $\psi_{\mathrm{s,s}}$设置栅极偏压。由于 $Q_{\mathrm{int}}(y)$ 是 ψ_{s} 的函数，我们还通过设定一个旧的漏极表面势 $\psi_{\mathrm{s,dold}}$ 来求得 $Q_{\mathrm{int,d}}$。随后，将先前计算得到的 $Q_{\mathrm{int,d}}$ 与栅极偏压耦合，计算新的漏极表面势 $\psi_{\mathrm{s,dnew}}$。通过自洽计算确定 $\psi_{\mathrm{s,d}}$，直至新旧数值收敛。最后，将给定偏置条件下计算得到的 $Q_{\mathrm{int}}(y)$ 代入 $F(Q_{\mathrm{int,d}})$、 $F(Q_{\mathrm{int,s}})$ 和 f_{trap}，即可得到 I_{ds}-V_{gs} 特性。



图 2。（a）负电容场效应晶体管的等效电容分压电路模型，其中 C_{FE}、 C_{ox}、 C_{trap} 和 C_{S} 分别为铁电体、氧化层、陷阱和半导体电容。（b）类受主体陷阱的态密度分布。（c）本研究所用的背栅二维负电容场效应晶体管器件结构，其沟道为 a-IGZO沟道。

3. 结果与讨论

我们基于该模型对含有体陷阱的金属氧化物半导体场效应晶体管和负电容场效应晶体管进行了表征。仿真中使用的背栅二维非晶氧化物半导体负电容场效应晶体管的器件结构示意图如图 2c 所示。我们选用 a-IGZO 和 HZO 分别作为沟道和铁电材料，其

厚度分别为 $T_{\mathrm{IGZO}} = 5$ nm 和 $T_{\mathrm{FE}} = 3$ nm。IGZO 的相关材料参数设为 $m_{\mathrm{e}} = 0.255\, m_0$ 和 $m_{\mathrm{h}} = 3.88\, m_0$，其中 m_e, m_h 和 m_0 分别为电子有效质量、空穴有效质量和自由电子质量。[37] 常数迁移率 μ 和带隙也分别确定为 13 cm^2/Vs 和 3.2 eV。[38]

同时，栅氧化层厚度 SiO_2, 根据陷阱密度确定，并考虑 NCFETs 的以下设计条件：亚 60 SS 条件为 $1/|C_{\mathrm{FE}}| > 1/C_{\mathrm{OX}}$，无滞回工作条件为 $1/C_{\mathrm{FE}} < 1/C_{\mathrm{OX}} + 1/C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}$.[29] 这里，半导体电容 C_{S} 分别针对两个区域定义：低于亚阈值区域 $C_{\mathrm{S},v\mathrm{gs}<v\mathrm{th}}$ 和阈值以上区域 $C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}$。该定义源于电荷反型后 C_{Q} 的快速增加，这会使 $C_{\mathrm{S},v\mathrm{gs}<v\mathrm{th}}$ 扩展到 $C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}} = C_{\mathrm{Q}} + C_{\mathrm{S},v\mathrm{gs}<v\mathrm{th}}$。考虑上述 NCFETs 的设计空间 $1/C_{\mathrm{OX}} < 1/C_{\mathrm{FE}} < 1/C_{\mathrm{OX}} + 1/C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}$, 可在由公式 10 推导出的无滞回工作边界 $1/C_{\mathrm{FE}} = 1/C_{\mathrm{OX}} + 1/C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}$ 处获得最小的 SS, $SS_{\mathrm{min}} = 60[1 - C_{\mathrm{S},v\mathrm{gs}<v\mathrm{th}}/C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}]$, 。在此条件下，当 $1/|C_{\mathrm{FE}}|$的值固定时，将 C_{trap} 添加到 $C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}}$ 会导致 $1/(C_{\mathrm{S},v\mathrm{gs}>v\mathrm{th}} + C_{\mathrm{trap}})$ 减小，随后需要增加 $1/C_{\mathrm{OX}}$（或减小氧化层厚度 T_{OX}）以实现 SS_{min}。因此，为了比较SS_{min}下各个 I_{ds}-V_{gs} 特性，随着陷阱密度增加，选用更薄的氧化层。为公平比较 NCFETs 和 MOSFETs，有必要匹配二者的栅介质特性。在确定 NCFETs 的栅氧化层时，我们采用了能够使给定陷阱密度下 NCFETs 获得SS_{min}的 T_{OX}。然而，由于铁电材料的介电常数会随电场变化，NCFETs 的等效氧化层厚度（EOT）难以确定，因此 MOSFETs 的栅介质厚度并不易于确定。

这里，我们将 MOSFETs 的氧化层厚度设为能够使 NCFETs 获得$SS_{\min}$ 的T_{OX}；需要指出的是，任何更大的T_{OX} 都会简单地增加 MOSFETs 的SS 。这一选择使我们能够在针对该陷阱密度下 NCFETs 的陡峭斜率潜力进行优化的条件下，将负电容效应相对于具有相似介质厚度且不包含铁电层的基准金属氧化物半导体场效应晶体管的固有优势进行比较。







图3. 不同陷阱密度下，V_{ds} =为 0.05 V 时铟镓锌氧化物（a）负电容场效应晶体管和（b）金属氧化物半导体场效应晶体管的 I_{ds} 与V_{gs} 特性。沟道长度设为 100 nm，并忽略短沟道效应（SCE）。沟道掺杂N_{ch} 确定为 6.5×10^{7} cm^{-2}。（c）根据陷阱密度对负电容场效应晶体管和金属氧化物半导体场效应晶体管进行的SS比较。虚线表示对应晶体沟道的SS，其值为 60 mV/dec。

图3a显示了金属氧化物半导体场效应晶体管随D_{trap}变化的I_{ds}-V_{gs} 曲线，其中SS随 D_{trap} 增加而增大。这是因为占据沟道陷阱态的电子引入了附加电容C_{trap}，导致在假设现代场效应晶体管中$C_{\mathrm{S},V_{\mathrm{gs}}<V_{\mathrm{th}}} \approx 0$ 可忽略的情况下，$SS = 60$（$1 + C_{\mathrm{trap}}/C_{\mathrm{OX}}$）劣化。相比之下，图3b显示，随着$D_{\mathrm{trap}}$增加，负电容场效应晶体管的$SS$ 有所改善，同时保持亚60 SS 和无滞回工作条件。SS 降低的原因在于，充足的C_{trap} 可通过电容匹配充分发挥负电容效应，具体如$SS = 60[1 - C_{\mathrm{trap}}(1/C_{\mathrm{FE}} - 1/C_{\mathrm{OX}})]$, 所示，该式由公式 10 推导得出。其物理起因在于，俘获电荷增强了负电容层的负电势降，从而促进快速反型和器件开关，后文将对此进行讨论。

图3a和b还显示，随着D_{trap} 增加，金属氧化物半导体场效应晶体管的阈值电压V_{th} 向正方向移动，而负电容场效应晶体管则向负方向移动。对于金属氧化物半导体场效应晶体管，将Q_{trap} 加入Q_{int} 会使V_{OX}（Q_{int}）增加，从而导致V_{th}正向移动。然而，对于负电容场效应晶体管，亚-60 SS 条件给出的关系为$1/|C_{\mathrm{FE}}| > 1/C_{\mathrm{OX}}$，即$|V_{\mathrm{FE}}/Q_{\mathrm{int}}| > V_{\mathrm{OX}}/Q_{\mathrm{int}}$，其中 V_{FE} 为负值。因此，当Q_{trap} 加入Q_{int}时，（$V_{\mathrm{FE}} + V_{\mathrm{OX}}$）会移至负值，依据公式3，$V_{\mathrm{th}}$ 也会相应移至负值。

图3c显示了根据图3a和b在$I_{ds} = 1 \times 10^{-11}$ A/μ m处提取的SS 与D_{trap} 的关系。对于无陷阱的晶体沟道，在寄生电容可忽略不计的假设下，亚阈值摆幅被限制在60 mV/dec。随着陷阱密度增加，金属氧化物半导体场效应晶体管的亚阈值摆幅增大，而负电容场效应晶体管的亚阈值摆幅则因C_{FE}为负而减小。在D_{trap} =6×10^{12} $cm^{-2}e\ V^{-1}$时，金属氧化物半导体场效应晶体管的亚阈值摆幅达到86.2 mV/ c，而负电容场效应晶体管的亚阈值摆幅达到51.5 mV/ c，低于60 mV/ c的玻尔兹曼极限。在非晶氧化物半导体晶体管中引入负电容层可提高开关比，并有望减轻陷阱诱导的器件性能退化。



图4. (a)-(c) 负电容场效应晶体管和 (d)-(f) 金属氧化物半导体场效应晶体管的能带图对比。(a) 和 (d) 显示了平带电压下的能带图。在固定栅极偏压下，不含陷阱时发生沟道电势偏移 [(b) 和 (e)]，含陷阱时则发生沟道电势偏移 [(c) 和 (f)] （V_g 对于负电容场效应晶体管，V_g' 对于金属氧化物半导体场效应晶体管）。陷阱会加剧铁电体层和 SiO_2 层中的电势降，并使负电容场效应晶体管和金属氧化物半导体场效应晶体管的 IGZO 沟道发生方向相反的能带位移。

由陷阱产生的陡峭斜率工作的内在机制可阐述如下。在负电容场效应晶体管中，V_{FE} 的负电压降补偿了内部电压 $V_{int} = V_{OX} + \psi_s$的正电压降，从而实现亚60 SS。SS 可表示为[29]:

$$SS = 60\left[1 - C_{\mathrm{S},V_{\mathrm{gs}}<V_{\mathrm{th}}}\left(\frac{1}{|C_{\mathrm{FE}}|} - \frac{1}{C_{\mathrm{OX}}}\right)\right]. \tag{10}$$

如图2a所示的电容分压电路中，$|C_{\mathrm{FE}}|$ 与C_{OX}的串联连接决定了SS；当 $1/|C_{\mathrm{FE}}| > 1/C_{\mathrm{OX}}$时，其可降至低于 60 mV/dec。需要注意的是，在现代场效应晶体管设计中，必须尽量减小 $C_{\mathrm{S},V_{\mathrm{gs}}<V_{\mathrm{th}}}$，包括耗尽电容和栅源电容等寄生电容，而减小的$C_{\mathrm{S},V_{\mathrm{gs}}<V_{\mathrm{th}}}$使负电容场效应晶体管难以实现较低的$SS$ 。因此，在具有超薄晶体沟道的负电容场效应晶体管和金属氧化物半导体场效应晶体管中，SS 均受限于 60 mV/dec。然而，如果非晶氧化物半导体沟道中存在大量陷阱，则如图2a所示，由于与$C_{\mathrm{S},V_{\mathrm{gs}}<V_{\mathrm{th}}}$并联连接的陷阱电容 C_{trap} ，负电容场效应晶体管中的SS 可以得到改善。相反，金属氧化物半导体场效应晶体管中的SS 会发生劣化，因为$C_{\mathrm{trap}}/C_{\mathrm{OX}} > 1$。

为进一步从物理角度解释 NCFET 中由陷阱导致的亚60 SS 特性，我们通过分析在存在或不存在Q_{trap} 的情况下，NCFET 和 MOSFET 的能带位移进行了比较；比较条件如图4所示，栅极偏压保持固定。公式3中的电压分配可改写为电荷的函数，如下所示：

$$V_{\mathrm{gs}} = V_{\mathrm{fb}} + V_{\mathrm{FE}}(Q_{\mathrm{int}}) + V_{\mathrm{OX}}(Q_{\mathrm{int}}) + \psi_{\mathrm{s}}(Q_{\mathrm{inv}}). \tag{11}$$

新增的 Q_{trap} 增强了给定 Q_{int}下的极化响应 $|P|$ ，从而使 V_{FE}产生大幅负向位移。由于 $V_{\mathrm{gs}} = V_{\mathrm{fb}} + V_{\mathrm{FE}} + V_{\mathrm{OX}} + \psi_{\mathrm{s}}$ 固定，且 V_{OX} 相较于 V_{FE} 变化较小（这是由 $1/|C_{\mathrm{FE}}| > 1/C_{\mathrm{OX}}$导致的），更负的 V_{FE} 需要更正的 ψ_{s} 来维持电压平衡，从而在相同的 V_{gs}下实现更强的反型。最后，大幅能带位移与 ψ_{s}共同作用，使我们能够实现快速反型，从而提早开启器件并获得陡峭的斜率。相比之下，对于金属氧化物半导体场效应晶体管，Q_{trap} 会使 V_{OX}产生额外的正向位移，因此需要 ψ_{s}大幅正向位移（即更大的能带位移）才能实现

反型。因此，切换器件需要更高的栅极偏压，导致 SS退化。

4. 结论

我们提出了一种紧凑型二维负电容场效应晶体管模型，该模型基于朗道-金兹堡方程，纳入了陷阱态以及沿沟道方向的电荷分布依赖性。随后，我们研究了不同陷阱密度下的输运特性。仿真结果表明，与金属氧化物半导体场效应晶体管中观察到的情况相反，负电容场效应晶体管中的体陷阱会带来SS 改善，并使V_{th} 向负方向偏移。此外，我们通过展示有无陷阱时的能带图，定量分析了陷阱对陡坡工作的贡献。我们的分析为设计具有陡坡特性的非晶氧化物半导体负电容场效应晶体管提供了参考。

尽管我们已对SS 改善给出了明确解释，但仍需进一步讨论各种类型的陷阱，因为目前的工作仅考虑了均匀体陷阱。事实上，铟镓锌氧化物中可能存在高斯分布、指数分布类型等各种陷阱分布；然而，如果陷阱分布在能量上较宽，则可预期获得相近的负电容效应及相应的亚阈值摆幅改善。此外，缺陷不仅可能存在于氧化物体内，也可能存在于铁电体-介电质界面。[23] 由掺杂引入的外源缺陷以及栅叠层中的本征缺陷也可能充当陷阱态。因此，进一步研究这些其他陷阱态将有助于提升陡峭程度。

在我们的模型中，仿真采用较长的沟道长度，以忽略短沟道效应（SCE）。然而，与寄生电容极小的长沟道场效应晶体管相比，短沟道器件的源漏几何电容显著更大。[29] C_{S} 的增加会导致

SS 降低。鉴于半导体器件仍在持续微缩，开发一种兼顾沟道长度效应和陷阱效应的模型，将为该领域作出重要贡献。尽管我们的研究仅关注体陷阱，未考虑其他类型的陷阱或几何效应，但值得注意的是，我们通过利用陷阱改善了*SS*，颠覆了陷阱会降低器件性能这一传统认知。我们的研究结果不仅适用于非晶氧化物半导体（AOS），还可拓展至更广泛的器件应用研究，包括采用含陷阱沟道材料的器件，例如各种非晶材料和多晶结构。关于陷阱增强的负电容行为的这一发现，为富陷阱材料（如多晶硅和非晶半导体）在显示背板、薄膜晶体管（TFTs）和柔性电子等领域的实际应用开辟了可能性。最终，本研究将有助于通过铁电极化诱导的负电容效应优化非晶氧化物半导体器件性能，并推动先进半导体技术的发展，例如单片三维集成、3D NAND 和后端制程兼容器件。

作者信息

通讯作者

*通讯作者。电子邮箱：y.lee@inu.ac.kr

作者贡献

作者按对本研究贡献的大小排序。

所有作者均已批准稿件的最终版本。

致谢

本研究工作得到仁川国立大学2023年研究基金的资助。

用于验证我们模型的电子设计自动化工具由IC设计教育中心提供支持。

（通讯作者：Yeonghun Lee。）

注释

作者声明以下竞争性财务利益：作者已根据本文所述研究结果向韩国知识产权局提交专利申请。

TOC



参考文献

(1) Nomura, K.; Ohta, H.; Takagi, A.; Kamiya, T.; Hirano, M.; Hosono, H. 使用非晶氧化物半导体室温制备透明柔性薄膜晶体管。《自然》2004年, 432 (7016), 488–492. https://doi.org/10.1038/nature03090. (2) Fortunato, E.; Barquinha, P.; Martins, R. 氧化物半导体薄膜晶体管：近期进展综述。《先进材料》2012年, 24 (22), 2945–2986. https://doi.org/10.1002/adma.201103228. (3) Park, J. S.; Maeng, W.-J.; Kim, H.-S.; Park, J.-S. 非晶氧化物半导体薄膜晶体管器件近期进展综述。《薄固体膜》2012年, 520 (6), 1679–1693. https://doi.org/10.1016/j.tsf.2011.07.018. (4) Yabuta, H.; Sano, M.; Abe, K.; Aiba, T.; Den, T.; Kumomi, H.; Nomura, K.; Kamiya, T.; Hosono, H. 采用室温射频磁控溅射制备、具有非晶 InGaZnO4 沟道的高迁移率薄膜晶体管。《应用物理学通讯》2006, 89 11 112123 10 1063 1 2353811 ( ), . https://doi.org/ . / . . (5) Kim, C. J.; Kang, D.; Song, I.; Park, J. C.; Lim, H.; Kim, S.; Lee, E.; Chung, R.; Lee, J. C.; Park, Y. 用于有源矩阵有机发光二极管显示器的高稳定性 Ga2O3-In2O3-ZnO 薄膜晶体管。载于：2006年国际电子器件会议；IEEE：旧金山，加利福尼亚州, 2006年；第1–4页。https://doi.org/10.1109/IEDM.2006.346769. (6) Hayashi, R.; Ofuji, M.; Kaji, N.; Takahashi, K.; Abe, K.; Yabuta, H.; Sano, M.; Kumomi, H.; Nomura, K.; Kamiya, T.; Hirano, M.; Hosono, H. 基于非晶 In-Ga-Zn-O 的均匀薄膜晶体管电路。J Soc Info Display 2007, 15 (11), 915–921. https://doi.org/10.1889/1.2812992. (7) Hara, Y.; Kikuchi, T.; Kitagawa, H.; Morinaga, J.; Ohgami, H.; Imai, H.; Daitoh, T.; Matsuo, T. 用于大屏幕 8K 显示器的铟镓锌氧化物薄膜晶体管技术。J Soc Info Display 2018, 26 (3), 169–177. https://doi.org/10.1002/jsid.648. (8) Choi, J.-W.; Song, D.-H.; Chun, H.-I.; Kim, M.-W.; Yang, B.; Hong, J.-H.; Kim, H.-M.; Jang, J.; Jo, S.-C. 30-5：最新消息论文：采用双栅共面 a-IGZO 薄膜晶体管的玻璃基高亮度 AMLED。Symp Digest of Tech Papers 2020, 51 (1), 440

–443。https://doi.org/10.1002/sdtp.13899。（9）Nakano, S.；Saito, N.；Miura, K.；Sakano, T.；Ueda, T.；Sugi, K.；Yamaguchi, H.；Amemiya,

I.; Hiramatsu, M.; Ishida, A. 用于柔性有源矩阵有机发光二极管显示器的塑料基板高可靠性 a-IGZO 薄膜晶体管。《显示信息学会杂志》2012, 20 (9), 493–498. https://doi.org/10.1002/jsid.111. (10) Salahuddin, S.; Ni, K.; Datta, S. 电子学超大规模扩展时代。《自然·电子学》2018, 1 8 442 450 10 1038 41928 018 0117 ( ), – . https://doi.org/ . /s - - -x. (11) Shulaker, M. M.; Wu, T. F.; Sabry, M. M.; Wei, H.; Philip Wong, H.-S.; Mitra, S. 单片三维集成：从概念走向现实之路。载于：欧洲设计、自动化与测试会议暨展览会 (DATE)，2015；IEEE会议出版物：法国格勒诺布尔，2015；第1197–1202页。https://doi.org/10.7873/DATE.2015.1111. (12) Dutta, S.; Ye, H.; Chakraborty, W.; Luo, Y.-C.; Jose, M. S.; Grisafe, B.; Khanna, A.; Lightcap, I.; Shinde, S.; Yu, S.; Datta, S. 用于加速存内计算的高耐久性多位铁电场效应晶体管单片三维集成。载于：2020年IEEE国际电子器件会议 (IEDM)；IEEE：美国加利福尼亚州旧金山，2020；第36.4.1-36.4.4页。https://doi.org/10.1109/IEDM13553.2020.9371974. (13) Batude, P.; Sklenard, B.; Fenouillet-Beranger, C.; Previtali, B.; Tabone, C.; Rozeau, O.; Billoint, O.; Turkyilmaz, O.; Sarhan, H.; Thuries, S.; Cibrario, G.; Brunet, L.; Deprat, F.; Michallet, J.-E.; Clermidy, F.; Vinet, M. 三维顺序集成机遇与技术优化。载于：IEEE国际互连技术会议；IEEE：美国加利福尼亚州圣何塞，2014；第373–376页。https://doi.org/10.1109/IITC.2014.6831837. (14) Kunitake, H.; Ohshima, K.; Tsuda, K.; Matsumoto, N.; Sawai, H.; Yanagisawa, Y.; Saga, S.; Arasawa, R.; Seki, T.; Tokumaru, R.; Atsumi, T.; Kato, K.; Yamazaki, S. 25 nm c轴取向晶态铟镓锌氧化物场效应晶体管的高耐热性。载于：2018年IEEE国际电子器件会议 (IEDM)；IEEE：美国加利福尼亚州旧金山，2018；第13.6.1- 13.6.4页。https://doi.org/10.1109/IEDM.2018.8614621. (15) Chung, C.-Y.; Zhu, B.; Greene, R. G.; Thompson, M. O.; Ast, D. G. 高迁移率双层c轴取向晶态/非晶态铟镓锌氧化物薄膜晶体管。《应用物理快报》2015, 107 (18), 183503. https://doi.org/10.1063/1.4935026. (16) Inoue, H.; Matsuzaki, T.; Nagatsuka, S.; Okazaki, Y.; Sasaki, T.; Noda, K.; Matsubayashi, D.; Ishizu, T.; Onuki, T.; Isobe, A.; Shionoiri, Y.; Kato, K.; Okuda, T.; Koyama, J.; Yamazaki, S. 采用超低漏电铟镓锌氧化物薄膜晶体管的非易失性存储器。《IEEE固态电路杂志》2012, 47 (9), 2258–2265. https://doi.org/10.1109/JSSC.2012.2198969. (17) Onuki, T.; Uesugi, W.; Isobe, A.; Ando, Y.; Okamoto, S.; Kato, K.; Yew, T. R.; Wu, J. Y.; Shuai, C. C.; Wu, S. H.; Myers, J.; Doppler, K.; Fujita, M.; Yamazaki, S. 采用60 nm c轴取向晶态铟镓锌氧化物场效应晶体管与65 nm硅互补金属氧化物半导体集成的嵌入式存储器和ARM Cortex-M0内核。《IEEE固态电路杂志》2017, 52 (4), 925– 932. https://doi.org/10.1109/JSSC.2016.2632303. (18) Jeon, S.; Park, S.; Song, I.; Hur, J.-H.; Park, J.; Kim, S.; Kim, S.; Yin, H.; Lee, E.; Ahn, S.; Kim, H.; Kim, C.; Chung, U.-I. 用于高密度图像传感器应用的180 nm栅长非晶态铟镓锌氧化物薄膜晶体管。载于：2010年国际电子器件会议；IEEE：美国加利福尼亚州旧金山，2010；第21.3.1-21.3.4页。https://doi.org/10.1109/IEDM.2010.5703406. (19) Sun, C.; Zheng, Z.; Han, K.; Samanta, S.; Zhou, J.; Kong, Q.; Zhang, J.; Xu, H.; Kumar, A.; Wang, C.; Gong, X. 金属-铁电体-金属-绝缘体-半导体结构铟镓锌氧化物铁电薄膜晶体管的温度相关运行。《IEEE电子器件快报》2021, 42 (12), 1786–1789. https://doi.org/10.1109/LED.2021.3121677.

(20) Thunder, S.; Pal, P.; Wang, Y.-H.; Huang, P.-T. 基于α-铟镓锌氧化物纳米片和双层阻变存储器的超低功耗3D嵌入式卷积神经网络立方体. 收录于：2021年国际集成电路设计与技术会议（ICICDT）；IEEE：德国德累斯顿，2021年；第1–4页. https://doi.org/10.1109/ICICDT51558.2021.9626489. (21) Kim, T.; Choi, C. H.; Hur, J. S.; Ha, D.; Kuh, B. J.; Kim, Y.; Cho, M. H.; Kim, S.; Jeong, J. K. 氧化物半导体器件的进展、挑战与机遇：从显示背板到3D集成半导体芯片等应用的关键构建模块. 《先进材料》2023年，35（43），2204663. https://doi.org/10.1002/adma.202204663. (22) Cho, M. H.; Choi, C. H.; Seul, H. J.; Cho, H. C.; Jeong, J. K. 通过原子层沉积衍生双层沟道和氧化铪基栅介质叠层，实现低电压、高迁移率IGZO晶体管. ACS Appl. Mater. Interfaces 2021年，13（14），16628–16640. https://doi.org/10.1021/acsami.0c22677. (23) Charnas, A.; Zhang, Z.; Lin, Z.; Zheng, D.; Zhang, J.; Si, M.; Ye, P. D. 综述——超薄非晶氧化铟晶体管. 《先进材料》2024年，36（9），2304044. https://doi.org/10.1002/adma.202304044. (24) Chen, T.-C.; Chang, T.-C.; Hsieh, T.-Y.; Lu, W.-S.; Jian, F.-Y.; Tsai, C.-T.; Huang, S.-Y.; Lin, C.-S. 研究直流和交流栅偏压应力下电荷俘获效应导致的InGaZnO薄膜晶体管退化行为. 《应用物理学通讯》2011年，99 2 022104 10 1063 1 3609873 ( )，. https://doi.org/ . / . . (25) Salahuddin, S.; Datta, S. 利用负电容为纳米器件提供电压放大，以降低功耗. Nano Lett. 2008年，8（2），405–410. https://doi.org/10.1021/nl071804g. (26) Salahuddin, S.; Datta, S. 经典场效应晶体管的亚阈值摆幅能否降至60 mV/decade以下？收录于：2008年IEEE国际电子器件会议；IEEE：美国加利福尼亚州旧金山，2008年；第1–4页. https://doi.org/10.1109/IEDM.2008.4796789. (27) Salvatore, G. A.; Bouvet, D.; Ionescu, A. M. 展示采用P(VDF-TrFE)/SiO2栅叠层的铁电场效应晶体管，其亚阈值摆幅小于60mV/decade. 收录于：2008年IEEE国际电子器件会议；IEEE：美国加利福尼亚州旧金山，2008年；第1–4页. https://doi.org/10.1109/IEDM.2008.4796642. (28) Hoffmann, M.; Slesazeck, S.; Mikolajick, T. 负电容电子学的进展与未来展望：材料视角. 《APL材料》2021年，9（2），020902. https://doi.org/10.1063/5.0032954. (29) Cao, W.; Banerjee, K. 负电容场效应晶体管是陡坡逻辑开关吗？Nat Commun 2020年，11（1），196. https://doi.org/10.1038/s41467-019-13797-9. (30) Rollo, T.; Esseni, D. 界面陷阱对铁电负电容场效应晶体管的影响. IEEE Electron Device Lett. 2018年，39（7），1100–1103. https://doi.org/10.1109/LED.2018.2842087. (31) Jung, M.; Kim, H.-B.; Park, Y.; Park, J.; Lee, H.; Oh, S.; Kim, K. K.; Ahn, J.-H.; Lee, Y.; Na, J.; Suh, D. 采用合成单层MoS_2的高性能负电容场效应晶体管. 《ACS纳米》2025年，19（18），17503–17513. https://doi.org/10.1021/acsnano.4c18973. (32) Landau, L. d.; Khalatnikov, I. M. 二级相变点附近声波的异常吸收. Dokl. Akad. Nauk SSSR 1954年，96，469–472. https://doi.org/10.1016/B978-0-08-010586-4.50087-0. (33) You, W.-X.; Su, P. 半导体绝缘体上结构与双栅结构二维负电容场效应晶体管之间的本征差异. IEEE Trans. Electron Devices

2018年，65（10），4196–4201. https://doi.org/10.1109/TED.2018.2866125. (34) Sharma, P.; Tapily, K.; Saha, A. K.; Zhang, J.; Shaughnessy, A.; Aziz, A.; Snider, G. L.; Gupta, S.; Clark, R. D.; Datta, S. 总偶极与部分偶极翻转对采用铁电铪锆氧栅堆叠的后栅负电容场效应晶体管翻转斜率的影响. 收录于：2017年超大规模集成电路技术研讨会；IEEE：日本京都，2017年；第T154–T155页. https://doi.org/10.23919/VLSIT.2017.7998160. (35) Duarte, J. P.; Khandelwal, S.; Khan, A. I.; Sachid, A.; Lin, Y.-K.; Chang, H.-L.; Salahuddin, S.; Hu, C. 负电容鳍式场效应晶体管紧凑模型：集总与分布电荷模型. 收录于：2016年IEEE国际电子器件会议（IEDM）；IEEE：美国加利福尼亚州旧金山，2016年；第30.5.1-30.5.4页. https://doi.org/10.1109/IEDM.2016.7838514. (36) Zhao, C.; Bie, L.; Zhang, R.; Kanicki, J. 底栅和双栅非晶 In-Ga-Zn-O MESFET的二维数值模拟. IEEE Electron Device Lett. 2014年，35 1 75 77 10 1109 2013 2289861 ( )，– . https://doi.org/ . /LED. . . (37) Iordanidou, K.; Persson, C. 共存的$InGaZnO_4$结构的光电特性. 《半导体加工中的材料科学》2021年，121，105297. https://doi.org/10.1016/j.mssp.2020.105297. (38) Park, J.; Kim, D.-K.; Park, J.-I.; Kang, I. M.; Jang, J.; Kim, H.; Lang, P.; Bae, J.-H. A-IGZO薄膜晶体管电学特性对有效质量和陷阱密度依赖性的数值分析. 《电子学》2020年，9（1），119. https://doi.org/10.3390/electronics9010119.